MIPI M-PHY 是 MIPI Alliance 定义的高速串行物理层，在 UFS 中负责把 UniPro 传下来的比特流转换成板级差分电信号，并处理 lane、gear、参考时钟和低功耗状态。
核心问题
高性能嵌入式存储不能只靠传统低速并行总线。并行线越多，布线、时序偏斜、功耗和 EMI 越难控制。M-PHY 的目标是用少量高速串行 lane 承载更高带宽，同时支持移动设备需要的低功耗状态切换。
核心对象
| 对象 | 作用 |
|---|---|
| lane | 一组单向高速差分通道；UFS 可用多 lane 提升带宽。 |
| gear | 速率档位；gear 越高，单位时间可传输的数据越多，对信号完整性要求也越高。 |
| PWM mode | 低速、低复杂度传输模式，常用于初始化或低功耗场景。 |
| HS mode | High Speed 模式，用于主要数据传输。 |
| reference clock | PHY 和协议时序的基准时钟，配置错误会导致 link startup 失败。 |
| hibernate / low power state | 低功耗状态，降低待机功耗但恢复需要时间。 |
核心机制
在 UFS 中，M-PHY 不理解文件、块设备或 SCSI 命令。它只负责物理信号层：
- 主机和设备先完成 reset、参考时钟、电源和 PHY 初始化。
- 链路从较保守模式开始训练，确认双方能可靠收发。
- 协议层协商 lane、gear 和功耗状态。
- 上层数据通过 UniPro 传到 M-PHY，被编码成高速串行电信号。
- 对端 M-PHY 恢复时钟和数据，再交给 UniPro。
链路能力可以粗略理解为：
link_capacity ~= lane_count * per_lane_rate * efficiencylane_count是启用的 lane 数。per_lane_rate由 gear 和 rate 决定。efficiency扣除编码、协议头、流控和重传等开销。
这个公式只是工程直觉，不等于真实应用吞吐。真实吞吐还受 NAND 并行度、FTL、温度、主机栈和 I/O 模式影响。
工程用途
- UFS host/device 的高速物理层。
- 移动和嵌入式 SoC 中连接高性能存储、调制解调器或其他 MIPI 生态 IP。
- 板级 bring-up 时验证高速信号、参考时钟、电源噪声和低功耗恢复。
边界与常见坑
- M-PHY 不是 UFS 协议本身；它只管物理层，UFS 的命令、任务管理和 LUN 在更上层。
- gear 配高不代表一定稳定。走线、阻抗、串扰、时钟抖动、电源完整性都会影响链路质量。
- link startup 失败常不在文件系统层，而在 PHY、电源、reset、clock 或 pinmux。
- 低功耗状态能省电，但错误的切换策略会引入尾延迟或唤醒失败。